Advanced Packaging
Advanced Packaging bezeichnet moderne Verfahren, mit denen mehrere Chips extrem dicht zu einem einzigen Bauteil zusammengesetzt werden. Weil sich einzelne Chips kaum noch verkleinern lassen, entscheidet dieser Zusammenbau heute mit darüber, wie schnell KI-Beschleuniger rechnen.
Ein Computerchip ist ein hauchdünnes Stück Silizium, kaum größer als ein Fingernagel. Damit man ihn überhaupt verbauen kann, muss er in ein Gehäuse mit Anschlüssen und Kühlfläche gesetzt werden. Dieser Schritt heißt auf Englisch Packaging, also etwa „Verpacken“. Früher war das reine Handwerksarbeit am Ende der Produktion, technisch wenig spannend. Advanced Packaging meint die modernen Varianten davon: mehrere Silizium-Stücke werden nebeneinander oder übereinander in ein gemeinsames Gehäuse gesetzt und mit tausenden feinsten Leitungen verbunden. Das Ergebnis wirkt nach außen wie ein einziger großer Chip, besteht innen aber aus mehreren Teilen.
Warum das Verpacken zum Nadelöhr der KI-Chips wurde
Jahrzehntelang wurden Chips schneller, weil ihre Bauteile immer kleiner wurden. Dieser Weg stockt: die Strukturen sind nur noch wenige Nanometer groß, ein Nanometer ist ein Millionstel Millimeter. Jeder weitere Schritt kostet Milliarden und bringt weniger Gewinn als früher. Also holt die Industrie die Leistung an anderer Stelle: nicht aus dem einzelnen Chip, sondern aus dem geschickten Zusammenbau vieler Chips.
Bei KI-Rechnungen kommt ein zweites Problem hinzu. Die Recheneinheiten sind meist schneller, als die Daten aus dem Speicher nachkommen. Sie warten also, statt zu rechnen. Advanced Packaging setzt den Speicher direkt neben oder auf die Recheneinheit. Die Wege werden von Zentimetern auf Millimeter kürzer, und damit fließen deutlich mehr Daten pro Sekunde.
Das hat den Chipmarkt wirtschaftlich verschoben. Die Kapazität für diese Verfahren ist knapp, vor allem beim taiwanischen Auftragsfertiger TSMC. Wer keinen Platz in dessen Packaging-Linien bekommt, kann seine KI-Beschleuniger nicht ausliefern, selbst wenn die Chips selbst fertig sind. Deshalb tauchen Packaging-Kapazitäten inzwischen regelmäßig in Quartalsberichten und Analystenfragen auf.
Chiplets, Stapel und der Zwischenboden aus Silizium
Der Grundgedanke heißt Chiplet-Bauweise. Statt einen riesigen Chip in einem Stück zu fertigen, baut man mehrere kleinere Teilchips. Das ist billiger, denn bei der Herstellung entstehen immer Fehlstellen. Auf einem großen Chip macht ein einziger Defekt das ganze Stück wertlos, bei kleinen Teilen nur ein Teil davon. Die guten Chiplets werden anschließend zusammengesetzt.
Für die Verbindung gibt es zwei Grundformen. Bei der flachen Variante sitzen die Chiplets nebeneinander auf einem dünnen Zwischenboden aus Silizium, dem Interposer. Er enthält die feinen Leiterbahnen und wirkt wie eine extrem dicht verdrahtete Platine. Diese Bauweise nennt man 2,5D, weil sie zwar mehrschichtig ist, die Rechenchips aber alle in einer Ebene liegen. TSMCs bekanntes Verfahren dafür heißt CoWoS.
Bei echtem 3D-Packaging liegen Chips direkt übereinander. Verbunden werden sie durch senkrechte Kanäle, die durch das Silizium hindurchführen. So entsteht auch der gestapelte Speicher moderner KI-Karten, bei dem acht oder mehr Speicherscheiben übereinanderliegen. Der Preis dafür ist Wärme: übereinanderliegende Chips heizen sich gegenseitig auf, und die Kühlung erreicht die unteren Schichten schlecht. Deshalb ist die Ausschussrate hoch, und jeder Fehler zerstört ein bereits teures Bauteil.
Von der Grafikkarte bis zum Handy-Prozessor
Am sichtbarsten ist Advanced Packaging in KI-Rechenzentren. Die Beschleunigerkarten von Nvidia oder AMD bestehen aus Recheneinheiten und mehreren Speicherstapeln auf einem gemeinsamen Interposer. Ein solches Modul ist etwa so groß wie ein Bierdeckel und kostet oft mehr als ein Kleinwagen. Ohne diese Bauweise gäbe es die heutigen großen Sprachmodelle in dieser Form nicht.
Auch in Alltagsgeräten steckt die Technik. In Smartphones werden Speicher und Prozessor häufig übereinandergesetzt, um Platz zu sparen. Apples Notebook-Chips verbinden mehrere Bausteine in einem Gehäuse. Wer in Testberichten liest, ein Prozessor bestehe aus mehreren „Tiles“ oder „Dies“, liest über Chiplets.
Ein häufiger Irrtum: Advanced Packaging macht einen Chip nicht automatisch fortschrittlicher im Sinne der Fertigungsgröße. Ein in 5 Nanometer gefertigtes Chiplet bleibt 5 Nanometer, egal wie clever es verpackt wird. Das Packaging entscheidet über Datendurchsatz, Baugröße, Kosten und Ausbeute. Genau diese Punkte begrenzen derzeit aber, wie viele KI-Chips überhaupt gebaut werden können.