Quad-Die-Architektur

Ein Computerchip besteht im Kern aus einem dünnen Plättchen Silizium, in das die Schaltungen eingeätzt sind. Dieses Plättchen nennt man Die. Lange Zeit war ein Chip gleich ein Die: ein einziges Stück Silizium, verpackt in ein schwarzes Gehäuse mit Anschlüssen. Bei einer Quad-Die-Architektur sind es stattdessen vier solcher Plättchen, die nebeneinander oder übereinander in dasselbe Gehäuse gesetzt werden. Nach außen wirkt das Ergebnis wie ein einziges Bauteil, das man auf eine Platine löten kann. Innen aber teilen sich vier getrennte Stücke Silizium die Arbeit über sehr kurze, sehr schnelle Verbindungen.

Warum vier kleine Plättchen billiger sind als ein großes

Silizium wird auf runden Scheiben hergestellt, den Wafern. Auf jedem Wafer entstehen hunderte Dies gleichzeitig. Dabei passieren unvermeidlich winzige Fehler, etwa ein Staubkorn an der falschen Stelle. Jeder Die, der einen solchen Fehler abbekommt, ist Ausschuss.

Hier zeigt sich die Rechnung hinter der Quad-Die-Architektur. Je größer ein Die, desto wahrscheinlicher erwischt ihn ein Defekt. Ein doppelt so großer Die ist also nicht doppelt so teuer, sondern deutlich teurer. Vier kleine Plättchen zu fertigen und zusammenzusetzen ist oft günstiger, als ein riesiges am Stück hinzubekommen. Der Anteil brauchbarer Chips pro Wafer heißt in der Branche Yield, und genau den will man hoch halten.

Dazu kommt eine harte physikalische Grenze. Die Maschinen, die die Schaltungen belichten, können nur ein Feld von etwa 26 mal 33 Millimetern auf einmal bearbeiten. Größer geht ein einzelner Die schlicht nicht. Wer mehr Rechenleistung in ein Bauteil packen will, muss deshalb mehrere Dies kombinieren. Bei modernen KI-Beschleunigern ist das inzwischen die Regel und nicht die Ausnahme.

Was die vier Plättchen zusammenhält

Die vier Dies sitzen auf einer gemeinsamen Zwischenschicht, dem sogenannten Interposer. Man kann ihn sich als sehr feine Platine direkt unter den Plättchen vorstellen. Durch ihn laufen tausende winzige Leitungen, die die Dies untereinander verbinden. Diese Verbindungen sind kürzer und breiter als alles, was über eine normale Hauptplatine liefe.

Genau darauf kommt es an. Damit sich vier Dies wie ein einziger Chip verhalten, müssen sie enorme Datenmengen austauschen. Ist die Verbindung zu langsam, warten die Recheneinheiten ständig auf Daten. Der Chip hätte dann viele Transistoren, aber wenig nutzbare Leistung. Man spricht in diesem Fall von einem Flaschenhals.

Ein zweites Problem ist die Wärme. Vier Dies auf engstem Raum erzeugen zusammen mehrere hundert Watt Abwärme. Die Kühlung muss diese Hitze gleichmäßig abführen, sonst drosselt der Chip seine Taktfrequenz. Ein verbreiteter Irrtum ist deshalb, vier Dies bedeuteten automatisch vierfache Leistung. In der Praxis bleiben durch Kommunikation und Wärme spürbare Verluste.

Wo Quad-Die-Chips heute stecken

Am sichtbarsten ist die Bauweise bei Beschleunigern für künstliche Intelligenz, also Spezialchips für das Training und den Betrieb großer KI-Modelle. Hersteller wie Nvidia und AMD setzen dort seit einigen Jahren auf mehrere Dies pro Gehäuse. In Produktankündigungen tauchen dann Formulierungen wie Dual-Die oder Quad-Die auf. Gemeint ist die Zahl der Rechenplättchen, oft ergänzt um weitere Dies für den Speicher.

Auch in normalen Prozessoren für Server und PCs ist das Prinzip angekommen. Dort spricht man meist von Chiplets. Der Unterschied zur Quad-Die-Architektur ist eher sprachlich als technisch: Chiplets sind häufig unterschiedlich und übernehmen verschiedene Aufgaben, während bei Quad-Die typischerweise vier gleichartige Plättchen zusammenarbeiten.

Für Anleger und Leser von Tech-News ist der Begriff aus einem weiteren Grund relevant. Das Zusammensetzen mehrerer Dies, im Fachjargon Advanced Packaging, ist zu einem eigenen Engpass der Halbleiterindustrie geworden. Wenn Berichte melden, ein KI-Chip sei knapp, liegt es oft nicht an der Chipfertigung selbst, sondern an fehlenden Kapazitäten für genau diesen Zusammenbau.